Memorie: considerazioni su funzionamento e prestazioni

Seconda parte: vari tipi di DRAM

Il panorama delle RAM oggi: quale tecnologia, e perché . Dalla FPM DRAM alla SDRAM.

di Fernando Carello

Infatti, se fino a poco tempo fa la situazione era, in questo campo, piuttosto stabile, con le memorie cache costruite in tecnologia Asynchronous SRAM e le memorie centrali in Fast Page Mode DRAM, oggi la situazione è senz'altro più variegata: il mercato è in movimento, gli standard sono in discussione, l'utente è in completa balì a dei costruttori e dei commercianti (una situazione alla quale, purtroppo, ci stiamo abituando).
Data la consueta scarsità di informazioni attendibili riguardo ai vari prodotti, è forte il rischio di effettuare la scelta sbagliata, con investimenti destinati ad "evaporare" in poco tempo o che non portano ai risultati sperati.

Passiamo quindi in rassegna i vari tipi di RAM presenti sul mercato utilizzati per la memoria centrale e la memoria video, con una breve descrizione delle caratteristiche peculiari di ognuna; ci occuperemo delle memorie cache sul prossimo numero di BETA.

Anzitutto, notiamo che l'acronimo DRAM (Dynamic Random Access Memory) è comune a tutte le tecnologie usate per le memorie centrali, e individua un tipo di funzionamento basato su soft node, ovvero accumuli di carica in capacità "parassite" esistenti in corrispondenza alla giunzione di ingresso dei transistor costituenti le memorie: la presenza o assenza di carica in queste capacità rappresenta i livelli logici "0" ed "1".
La tecnologia DRAM ha bassi costi al megabyte e permette elevate densità di impaccamento (capacità /ingombro); tuttavia il funzionamento stesso dei soft node impedisce il raggiungimento di tempi di risposta molto rapidi, il che obbliga il ricorso alla SRAM (Static RAM, con un'architettura basata sul concetto di Flip-Flop) per memorie ad alta velocità (esempio: cache memory).

Vedremo che per ovviare, almeno parzialmente, alla bassa velocità della DRAM, sono state messe a punto diverse tecniche, cominciando proprio dalla Fast Page Mode DRAM, la più anziana delle RAM sul cercato.
Peraltro, quasi tutte le tecniche utilizzate per migliorare le prestazioni di un sistema DRAM sfruttano il principio di localizzazione, che ho già illustrato nell'articolo precedente.

FPM DRAM

Le ricerche sono state volte, quindi, a superare la necessità di effettuare tutte le operazioni per ciascuna lettura oppure a permetterne una parziale sovrapposizione temporale.

Poiché la generazione di un indirizzo di riga con relativa asserzione del RAS# risulta particolarmente penalizzante, una delle prime strategie ad essere stata adottata con successo ha puntato all'organizzazione della memoria in pagine caratterizzate dallo stesso indirizzo di riga.
Se, come ci si aspetta in base al principio di localizzazione, gli accessi successivi interesseranno locazioni all'interno della stessa pagina, non sarà necessario generare un nuovo indirizzo di riga ed un nuovo RAS#: sarà valido quello già contenuto nel latch, cosicché si rende necessario solo un nuovo indirizzo di colonna (con relativo CAS#). In questo modo, il tempo di accesso effettivo risulta ridotto, indicativamente, di un 30-40%.
Naturalmente, ciò è valido solo per accessi all'interno della stessa pagina successivi al primo: il primo accesso ad ogni pagina, infatti, richiede entrambe gli indirizzi.

Indicativamente, una scheda madre Pentium con frequenza base di 66 MHz (quindi Pentium 100, 133, 166, 200), chipset Triton-2 HX e FPM DRAM da 60 ns può lavorare con un ciclo burst read (vedi articolo precedente) di 5-3-3-3 ed un ciclo burst write di 5-2-2-2 (i cicli di scrittura sono sempre "aiutati" dalla presenza di un buffer che permette una sorta di "scrittura differita": è importante, perché le scritture costituiscono in media quasi il 70% degli accessi a memoria).
Ciò comporta un transfer rate in lettura pari a circa 152 MB/s (con 1 MB = 10^6 byte) ed un transfer rate in scrittura pari a 194 MB/s (media su un burst).
Ricordiamo che un Pentium può , potenzialmente, effettuare burst read e burst write 2-1-1-1, corrispondenti a circa 426 MB/s su bus a 66 MHz.

VRAM

La VRAM altro non è che FPM DRAM dotata di un'interfaccia di I/O più sofisticata: nella VRAM sono presenti due porte di accesso che possono essere usate contemporaneamente.
L'utilità di questa configurazione dual ported risulta chiara quando si pensi che, in una scheda video, sia il processore che il RAMDAC hanno necessità di accedere alla memoria. Con la VRAM possono accedervi contemporaneamente, eliminando un collo di bottiglia. Questo da una parte permette una maggiore velocità nelle operazioni grafiche e dall'altra permette frequenze di refresh più elevate (grazie alla maggiore banda passante verso la memoria a disposizione del RAMDAC).
La configurazione dual-ported può essere adottata anche con altre tecnologie di DRAM: ecco quindi apparire all'orizzonte memorie video SVRAM (denominate anche SGRAM), ottenute combinando un'interfaccia a due porte con chip di memoria SDRAM (vedi dopo).

EDO DRAM

Come funziona la EDO DRAM ?
L'acronimo (Extended Data Output) dice qualcosa: questo tipo di memoria (che è una variante della FPM, della quale mantiene i vantaggi connessi alla paginazione) mantiene più a lungo i dati sulle linee di uscita, permettendo allo stesso tempo di sovrapporre la presentazione di un nuovo indirizzo.
Più in dettaglio: mentre con le FPM la negazione di CAS# disabilitava i registri di uscita, rendendo indisponibili i dati poco prima che un nuovo indirizzo potesse essere richiesto, qui non è più così : la negazione del CAS# non disabilita i registri di uscita, che grazie ad un latch possono mantenere disponibili i dati precedentemente richiesti fin quando CAS# non viene nuovamente asserito (il che significa che sono stati generati sia l'eventuale nuovo indirizzo di riga che il nuovo indirizzo di colonna).
Tutto ciò permette di adottare timing più "serrati" per il CAS# senza per questo ridurre i margini di tempo necessari alle linee dati per stabilizzarsi, e si traduce in letture sequenziali più veloci.

In effetti, con chipset in grado di sfruttarne i vantaggi (Triton, Triton-2, etc.) le EDO DRAM permettono transfer rate più sostenuti: rifacendoci all'esempio precedente, un Triton-2 HX con EDO da 60 ns e frequenza base di 66 MHz può lavorare con timing burst read di 5-2-2-2, corripondenti ad un transfer rate in lettura di circa 194 MB/s: circa il 28% in più rispetto alle normali FPM DRAM.
Non molto, dunque: specie se si considera la scarsa incidenza, nell'uso normale, di letture cache miss. I nostri benchmark hanno evidenziato differenze prestazionali medie nell'ordine del 5%.
Ad ogni modo, ormai la grande maggioranza delle DRAM SIMM in vendita sono di tipo EDO, offerte quasi sempre allo stesso prezzo delle FPM (i costruttori di memorie ormai producono quasi esclusivamente SIMM EDO, con costi di produzione simili alle DRAM precedenti): quindi gli utenti di sistemi Pentium non dovrebbero avere di che lamentarsi...
Più delicata la situazione per i possessori di 486, dato che le EDO DRAM hanno manifestato spesso problemi di compatibilità con queste architetture.

La EDO DRAM sta conoscendo un certa diffusione anche sulle schede video: i chip S3 Trio64/V+/UV+ sono stati tra i primi ad essere accoppiati con EDO da 50 o 60 ns, organizzata in chip da 512 KB su 16 bit di ampiezza (ecco perché , per sfruttare davvero i 64 bit del chip S3, servono 2 MB di RAM video ...).

WRAM

SDRAM

Essenzialmente, la SDRAM è costituita da DRAM FPM più una certa quantità di logica di controllo sincrona, ovvero temporizzata da un segnale di clock: questo permette di sincronizzare, all'interno del chip, tutti i segnali interessati all'accesso RAM (linee dati, indirizzi, segnali di controllo) e quindi di migliorare notevolmente le prestazioni.
Ciò è assai più interessante di quanto possa sembrare in quanto, di fatto, trasforma il vecchio sistema controllato da impulsi in una macchina a stati.
Finora il chipset deputato all'interfacciamento con la memoria si è trovato a gestire gli accessi in modalità , di fatto, asincrona: presentati gli indirizzi e asseriti i segnali di strobe, attende un predeterminato numero di cicli di clock (stati di attesa) e poi effettua l'accesso "alla cieca"; il numero di stati attesa necessari viene prederminato dal Power-On Self Test eseguito dal BIOS all'avviamento, oppure impostato dall'utente in base alla velocità nominale della RAM o in seguito a prove.
Questo sistema di controllo in cui è il chipset a farsi carico di tutti i timing necessari, con la RAM che si limita a fornire i dati entro un tempo prestabilito senza peraltro alcuna possibilità di programmazione degli accessi, è particolarmente penalizzante per i trasferimenti burst, che però (negli attuali sistemi dotati di cache) rappresentano la quasi totalità degli accessi alla memoria centrale.
La logica a bordo della SDRAM, grazie alla temporizzazione fornita dal clock di sistema, permette di sfruttare al meglio il tempo a disposizione e di lavorare con specifiche assai più precise e margini più sicuri (ne risulta migliorata anche l'insensibilità al rumore, in quanto gli istanti di campionamento sono meglio determinati); inoltre, la possibilità di programmare burst di varia lunghezza permette un buon adattamento a sistemi di diversa architettura ed elimina la necessità , per il chipset, di produrre i vari CAS# : provvederà la stessa logica di controllo a bordo della SDRAM a generare gli indirizzi di colonna e i relativi segnali di controllo, una volta programmata circa la lunghezza del burst ed il tipo (sequenziale od interleaved: vedi dopo).
Le SDRAM supportano, in effetti, veri e propri comandi a 4 bit composti tramite le linee CS, WE, RAS, CAS; in più contengono un registro per specificare varie modalità di funzionamento e la lunghezza dei burst.
La necessità di funzionare al meglio durante un ciclo burst x86 ha spinto i progettisti a prevedere la possibilità di un funzionamento interleaved, oltre a quello sequenziale sfruttato da altre architetture, nonché ad implementare un certo grado di parallelismo all'interno della logica di controllo: viene infatti adottato un sistema a pipeline che che consente ad un nuovo accesso di iniziare prima che il precedente sia stato completato.
E' interessante notare che una prima implementazione del pipelining degli indirizzi (che consentiva al chipset di presentare un nuovo indirizzo cui accedere prima che il dato precedente fosse stato letto) compariva già in un chipset OPTi per ... 386 ! Sì , siamo nel 1987 ... il sistema permetteva buoni incrementi prestazionali ma non funzionava se abbinato alla presenza di una cache memory (la cache -esterna- nasce, sul PC, proprio con gli 80386).

Tutta questa tecnologia dà i suoi frutti: già oggi, la SDRAM permette di implementare burst read di 5-1-1-1 non solo su sistemi con clock base a 66 MHz (il che permette un transfer rate in lettura pari a 266 MB/s), ma anche con clock superiori, come gli 83 MHz implementati sulle ultime schede Pentium o i futuri 100 MHz per i Pentium Pro.
L'attuale situazione di mercato consiglia, comunque, di aspettare ancora un po' prima di acquistare SDRAM per il proprio PC.

Rambus DRAM (RDRAM)

Dal punto di vista economico questo permette una serie di economie costruttive, dovute alla elevata densità di impaccamento e alla possibilità di utilizzare package e tecnologie realizzative già collaudati; dal punto di vista prestazionale permette sia di semplificare e "compattare" il design del circuito stampato, permettendo il raggiungimento di frequenze più elevate, sia di utilizzare, con un numero ancora basso di piedini, più canali in parallelo, aumentando così il transfer rate complessivo.
Ma vediamo più in dettaglio quali sono le caratteristiche del sistema Rambus...

Sostanzialmente, i chip di memoria veri e propri sono in normale tecnologia DRAM; la logica in cui sono organizzati è però assai interessante, e si basa su un sistema sincrono (la stessa scelta fatta per la SDRAM) "guidato" dal cosiddetto canale Rambus, il vero "cuore" di questa architettura.
Si tratta di un bus formato da 31 linee, che portano indirizzi, dati, alimentazione e massa. Questo bus è progettato per lavorare a frequenze elevatissime: già oggi 600 MHz, presto 700 ed oltre; inoltre, è possibile affiancare più canali, cosicché , ad esempio, con 124 piedini è possibile ottenere 4 canali Rambus.
Le operazioni di sincronizzazione, lettura/scrittura dei dati nelle celle, etc. sono svolte da un'opportuna circuiteria "di bordo", il Rambus controller, che accetta ordini dal sistema host scaricandolo dalla necessità di eseguire le operazioni di basso livello.

Le prestazioni ?

Diciamo subito che i transfer rate possibili sono elevatissimi, dell'ordine delle centinaia di MB/s già oggi; ma occorre precisare che tali transfer rate sono ottenuti sfruttando clock elevatissimi: a parità di clock, infatti, l'architettura Rambus non tiene il passo con la SDRAM, che appare (grosso modo) più veloce di circa quattro volte. E, poiché , almeno per il momento, i clock delle schede madri per PC non supereranno gli 80 - 100 MHz, si intuisce come il campo di elezione per la Rambus sia, per ora, quello delle schede grafiche; in effetti già diversi costruttori hanno scelto questa architettura per le proprie schede di fascia medio-alta: la Creative Graphic Blaster MA302 su chip Cirrus Logic ne è un esempio.
Se mai la tecnologia Rambus verrà impiegata per la memoria centrale del PC, ciò avverrà in sostituzione dell'architettura SDRAM, considerata "problematica" a frequenze superiori ai 100-150 MHz; infatti, portare lo schema funzionale di una SDRAM a frequenze molto elevate richiede una reingegnerizzazione delle tracce, della piedinatura, delle dimensioni, delle alimentazioni e, forse, dei livelli logici (tensioni), il che potrebbe portare a problemi di compatibilità con gli attuali standard sia per le mother board che per le schedine DIMM a 168 pin, nonché ad aggravi di costo.
Intel pare credere nella tecnologia Rambus per l'utilizzo dall'anno 2000 in poi, previe modifiche all'attuale architettura (allargamento del bus, miglioramento del protocollo) cui ha intenzione di contribuire.

Numero canali	Ampiezza bus dati	N. piedini package	T/R max a 600 MHz
1	8 bit	31	600 MB/s
4	32 bit	124	2400 MB/s

Staremo a vedere; nel frattempo, qui a lato eccovi qualche numero, a valore puramente indicativo, per avere un'idea delle prestazioni di queste memorie.

Memory Interleaving

Sulla SDRAM, si è pensato di integrare la logica dell'interleaving direttamente on-chip: quindi, le schedine (DIMM) di SDRAM sono già organizzate, internamente, in 2 o 4 banchi gestiti in modalità interleaved.

SDRAM: il mercato. Le DIMM.

Torniamo al presente per una nota conclusiva: al momento, le schede madri con supporto SDRAM presentano 1 solo slot DIMM, che affianca i consueti 4 slot SIMM; è possibile far convivere pacificamente i due tipi di memoria, tuttavia non ci sentiamo di consigliare, per ora, l'acquisto di SDRAM: sia perché i prezzi sono ancora molto alti rispetto a SIMM della stessa capacità (come ordine di grandezza, dal 50% all'80% in più ), sia perché il chipset più diffuso con supporto SDRAM, il Triton-2 VX, presenta alcuni limiti di efficienza (prestazioni), come messo in luce in un precedente servizio su BETA.